严重：SDF 文件需要Altera基元库

由于 ACDS 软件版本 10.1 提供的Altera软件版本 6.6c 存在问题，您可能会看到此错误和错误，例如门级计时模拟过程中的以下错误。此软件错误仅影响 Verilog HDL 时序模拟。

Loading instances from _v.sdo
# ** Fatal: SDF files require Altera primitive library
#   Time: 0 ps  Iteration: 0  Instance: /_tb  File: ://_tb.v
# FATAL ERROR while loading design
# Error loading design
# Error: Error loading design
#     Pausing macro execution
# MACRO ./_run_msim_gate_verilog.do PAUSED at line 12

为了解决此问题，模拟在 Quartus® II 软件版本 10.1 中生成的具有 ACDS 软件版本 10.0 SP1 的 ModelSim-Altera 软件版本 6.5e 的门级网络列表。

此问题从 Quartus® II 软件版本 10.1 SP1 提供的 ModelSim-Altera软件版本 6.6d 开始修复。