为什么在 Platform Designer 中用 HPS 编译基于 DDR3 UniPHY 的控制器时会出现错误？

在 Platform Designer 中针对基于 DDR3 UniPHY 的控制器和硬核处理器系统 （HPS） 的 分析与合成 编译阶段，您可能会看到以下错误：

错误：凌动上的输入端口 DATAIN “{hierarchy}.config_1”（cyclonev_io_config基元）未合法连接和/或配置
信息 （129003）：输入端口 DATAIN 由常量信号驱动，但编译器希望此输入端口连接到真实信号

错误：凌动上的输入端口 ENA“{hierarchy}.config_1”（cyclonev_io_config基元）未合法连接和/或配置
信息 （129003）：输入端口 ENA 由常量信号驱动，但编译器希望此输入端口连接到真实信号

错误：凌动“{hierarchy}.config_1”（cyclonev_io_config基元）上的输入端口更新未在法律上连接和/或配置
信息 （129003）：输入端口更新由常量信号驱动，但编译器希望此输入端口连接到真实信号

使用 Platform Designer 的延迟生成时出现此问题，在编译过程中会实时生成 DDR3 控制器。正确编译设计的正确方法如下：

1. 创建 Platform Designer 系统。
2. 在 Platform Designer 系统中， 生成 DDR3 控制器 IP。
3. 将 生成的 .qip 文件包括到您的项目文件中，而不包括 .qsys 文件。