模拟示例设计失败并生成警告

此问题影响 DDR2 和 DDR3、LPDDR2、QDR II 和 RLDRAM II 产品。

模拟示例设计可能会停止响应和问题 类似以下警告：

# 3271428747 Note : Input frequency on DLL instance ddr3_ctrl_av_example_sim.e0.if0.dll0.dll_wys_m.inst now matches with specified clock frequency. # 3271457497 Warning : Input frequency violation on DLL instance ddr3_ctrl_av_example_sim.e0.if0.dll0.dll_wys_m.inst. Specified input period is 2500 ps but actual is 3750 ps

此问题的变通办法如下：

1. 在文本编辑器中，打开模拟示例 设计顶层文件（例如corename_example_sim.v）。
2. 在模拟示例设计顶层文件中，请更改 参考时钟 BFM 时钟速率与所需频率相匹配 在 MHz 中。

例如，在 pll_ref_clk 替换示例中 altera_avalon_clock_source.CLOCK_RATE (32)

和

此问题将在将来的版本中修复。