文章 ID: 000082826 内容类型: 故障排除 上次审核日期: 2018 年 05 月 29 日

低延迟以太网 10G MAC 为何动态生成的 1G/2.5G/10G 与 1588 模式示例的设计故障时序英特尔® Stratix® 10 ES1 设备?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 低延迟以太网 10G MAC 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime 软件版本 18.0 出现问题,低延迟以太网 10G MAC 的动态生成的 1G/2.5G/10G 和 1588 模式示例设计可能会失败时序收敛。

     

     

    解决方法

    启动 Design Space Explorer II 执行 种子抽奖 ,以获得 fitter 放置的最佳质量,因为Stratix®的 10 FPGA 时序模型仍处于初步阶段,待进行工程表征。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。