文章 ID: 000082820 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么Stratix 10 HDMI 设计示例 Rx 锁的时间会更长?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime 专业版 18.0 中Stratix® 10 HDMI IP 出现问题,用户可以观察 HDMI Rx 需要更长的时间来锁定 HDMI 2.0 分辨率,相比Arria® 10 HDMI IP 设计示例。

    这是因为 Stratix 10 FPGA中同步状态机 Word 对齐rx_std_bitslipboundary_sel中的行为发生变化,进一步延迟导致 HDMI IP Rx 难以实现快速校准。

    解决方法

    没有解决方法。

    Quartus® Prime Pro 版本 18.0 更新 1 解决了此问题。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。