文章 ID: 000082819 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么英特尔® DisplayPort IP 在小水平空白时段没有音频传输？

环境

    英特尔® Quartus® Prime Pro Edition
    DisplayPort* 英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

由于 DisplayPort IP 问题，当水平空白的分辨率小于下面显示的周期时，DisplayPort TX 内核无法传输任何音频样本。

  • 对于四路符号模式（SYMBOLS_PER_CLOCK = 4）
    • 传输音频的最低水平空白周期（在链路时钟周期中）分别为 22、21、20，收发器通道 1、2 和 4。
  • 双路模式（SYMBOLS_PER_CLOCK = 2）
    • 传输音频的最低水平空白周期（在链路时钟周期中）分别为 38、35、34，收发器通道分别为 1、2 和 4。
解决方法

英特尔® Quartus® Prime 软件的 17.0 版本解决了此问题。

相关产品

本文适用于 4 产品

Arria® V FPGA 和 SoC FPGA
Cyclone® V FPGA 和 SoC FPGA
Stratix® V FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。