说明
如果您在Stratix™设备的边角快速 PLL （FPLL） 时钟输入引脚中执行非法的薄弱的下拉逻辑选项分配（"WEAK_PULL_UP_RESISTOR = 开启"），则您可能会在Quartus® II 软件版本 3.0 SP1 中出现此内部错误。
此内部错误消息已更改为 Quartus II 软件版本 4.0 中的以下类型的错误消息：
错误：无法将 I/O 引脚放置at 引脚位置-- I/O 引脚使用较薄弱的拉引，此引脚位置不支持此引脚位置。