文章 ID: 000082752 内容类型: 故障排除 上次审核日期: 2014 年 04 月 20 日

AN661：使用 ALTERA_PLL 和 ALTERA_PLL_RECONFIG 宏功能实施分段式 PLL 重配置：已知问题

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

问题 133244： 2.0 版

表 2 显示了 C 计数器、M 计数器和 N 计数器寄存器的所有位均为读/写。

Altera PLL 重新配置宏功能的 C 计数器的旁路使能（位 16）和奇数（位 17）位、M 计数器和 N 计数器寄存器均为仅写入。当读取这些寄存器中的任何一个时，位 16 和位 17 始终返回 0。

解决方法

从 AN661 版本 13.1 开始，此问题已修复。

相关产品

本文适用于 15 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。