文章 ID: 000082709 内容类型: 故障排除 上次审核日期: 2012 年 09 月 11 日

为什么 PLL 使用摘要中报告的 PFD 频率超过设备数据表中指出的规格?

环境

  • 英特尔® Quartus® II 订阅版
  • 通用组件
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    PLL 相位频率探测器 (PFD) 的输入频率 (Fref) 是 FREF = FIN / N。

    根据 fitter 选定的锁相环 (PLL) 参数,可能未优化设置,并导致报告的频率到 PLL PFD 超过设备数据表中报告的最大频率值。

    这将影响整数模式下的 PLL。

    这发生在 Quartus® II 软件版本 12.0 及更早版本中。

    解决方法

    如果您计算的 FREF 超过设备数据表中指定的最大频率,则可以使用分段式 PLL 模式,直到此模式固定在未来的 Quartus II 软件版本中。

    这个问题将在 Quartus® II 软件的未来版本中得到解决。

    相关产品

    本文适用于 4 产品

    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。