关键问题
说明
当启用 PTP 和 RSFEC 选项时，在编译具有适用于以太网英特尔 FPGA IP的 英特尔® Stratix® 10 E-tile 硬 IP 的多个实例的设计时，您可能会看到 英特尔® Quartus® Prime Software fitter 错误。
这个问题是由于在使用 RSFEC 和 PTP 时英特尔 Quartus Prime Software fitter 规则与通道位置检查有关的错误。检查错误地限制了奇数 RSFEC 位置RSFEC_1和RSFEC_4，它们对应于 PTP 锁相环 （PLL） 位置。
如欲了解更多信息，请参阅 E-Tile 通道布局工具。
解决方法
作为变通方法，为英特尔® Quartus® Prime 软件 v18.1 安装以下补丁：
此问题计划在 英特尔 Quartus Prime 软件的未来发行版中解决。