说明
从 Quartus® II 软件版本 12.1 开始，Arria® V GX、GT、SX 和 ST 设备以及 Cyclone® V 设备不支持 ALTLVDS_RX 故障的rx_cda_reset输入端口。 bitslip 也称为数据对齐，通过表明pll_areset被设为零延迟位置（重置）。
请注意，当pll_areset被表明时，RTL 模拟模型不会重置位数罥。 只有 RTL 模拟模型才是一个问题。 RTL 模拟模型计划在 Quartus II 软件的未来版本中进行修复。
解决方法
在门级模拟和硬件中确定pll_areset时，比特滑卜延迟将设置为零。