文章 ID: 000082527 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么英特尔® Stratix® 10 E-tile 以太网硬 IP (10G/25G) TX 时间戳错误> 1 秒?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 25G 以太网英特尔® FPGA IP
  • 低延迟以太网 10G MAC 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime Pro 18.0 版及更早版本出现问题,适用于以太网 (10G/25G) 的 英特尔® Stratix® 10 E-tile 硬 IP 偶尔会发布比预期大 1 秒的 TX 时间戳。这会在 TX 时间戳中导致 1 秒的不准确错误。

    解决方法

    解决此问题的可能方法是将 TX 时间戳与一天中的 ToD 进行比较,然后在时间戳比 ToD 大 1 秒时从该时间戳减去 1 秒。

    此问题计划在 英特尔® Quartus® Prime 软件的下一版本中解决。

    相关产品

    本文适用于 3 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA
    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 TX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。