文章 ID: 000082525 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

ncelab:*E,CFEPLM:模式的外来模块端口* 必须与实体/组件的端口/信号相关ALTPCIE_AV_HIP_AST_HWTCL

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus II 软件问题,您在细化 ncsim 仿真过程中可能会看到此错误,它采用 PCIe VHDL 仿真代码来适用于 Arria V 硬核 IP。

    为了防止此错误,您应该以 Verilog 语言格式而不是 VHDL 格式生成Arria V PCIe 模拟模型。

    此问题计划在 Quartus II 软件的未来版本中解决。

    相关产品

    本文适用于 2 产品

    Arria® V GT FPGA
    Arria® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。