文章 ID: 000082434 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

当您尝试实例化 ALTGX 宏功能Stratix IV 时,Quartus® II 软件无法将两个边缘 PLL 合并在一起

环境

  • 英特尔® Quartus® II 订阅版
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    如果尝试用两个实例化 ALTGX 宏功能 数据通道位于不同的收发器库 Quartus II 软件无法将两个边缘 PLL 合并在一起,即使它们 具有相同的索引,属于相同的重新配置组。

    解决方法

    要合并两个边缘 PLL,使用位置分配 将两个边缘 PLL 放置到同一位置,并确保 他们的INCLK_INPUT_PERIOD设置是相同的。

    相关产品

    本文适用于 1 产品

    Stratix® IV FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。