说明
Stratix® II 扫描的信号在 PLL 重新配置过程中可能卡高。
PLL 重新配置存在三种情况，可能导致扫描后信号卡住高，如 Stratix II FPGA家族勘误表（PDF）中所述。
使用 Altmemphy 或 DDR/DDR2 高性能控制器时，您可能无法完成初始校准序列。
Altmemphy 使用 PLL 相移步进，并且可能会被扫描出卡住高的问题。PHY 使用Stratix II 勘误表中案例 3 定义的相移步进功能重新配置 M 或 C[5.0] 计数器的相移。 Altmemphy 和 DDR/DDR2 高性能控制器中的步进依赖于 Quartus® II 软件和 IP 版本 7.2 及更早版本中的扫描结果。如果扫描结果卡在高位，PHY 会在初始校准序列期间挂起。
这对Stratix II、Stratix II GX、HardCopy® II 和 Arria™ GX 设备的影响。
这不影响Cyclone® II、Cyclone III、Stratix III 或 Stratix IV 设备。
此问题的变通办法已在 Quartus II 软件版本 7.2SP1 的 IP 中实施。建议您使用 7.2SP1 或最新版本的 Quartus II 软件重新生成 IP。