文章 ID: 000082430 内容类型: 错误讯息 上次审核日期: 2014 年 09 月 15 日

内部错误：子系统：ASMGX，文件：/quartus/comp/asmgx/asmgx_arriav.cpp，行：575 非法设置：（侧、三联、通道）= （1，1，1）：（iqtxrxclk_a_sel，iqtxrxclk_b_sel）=（4，1）

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件存在问题，您在使用收发器编译 Arria® V 设计时可能会看到此错误。这是 TX 或 RX 时钟路由拥塞的结果。

    解决方法

    要变通解决此问题，请尝试使用来自不同通道的 txclkout 和 rxclkout 端口，以缓解拥塞。

    相关产品

    本文适用于 1 产品

    Arria® V FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。