文章 ID: 000082424 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 29 日

在 Qsys 中生成硬核内存控制器时可能会发生错误

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    此问题使用硬核来影响 DDR2 和 DDR3 接口 Arria V 或 Cyclone V 设备中的内存控制器。

    使用 Qsys 生成外部Arria V 或 Cyclone V 时 内存控制器,您可能会遇到以下错误消息 在 Quartus II fitter 阶段:

    Error (15332): Port SHIFTEN of cyclonev_pll_reconfig ":|_pll0:pll0|pll1~PLL_RECONFIG" has 10 connections, but the maximum bus width of port SHIFTEN is 9..

    该错误消息在管道出现时发生 pll_sharing 外部内存接口暴露在顶层管道中 在 Qsys 中。

    Qsys 目前发布错误警告,提醒您 将管道导出 pll_sharing 到顶级端口。 当您导出管道时,它将阻止这些信号被阻止 fitter 进行正确调配,因为它们被分配到顶级 引 脚。然后会发生 fitter 错误。

    解决方法

    此问题的变通办法是忽略 Qsys 警告 并且不会将管道导出到顶级端口。fitter 错误 然后不应发生。

    如欲了解更多信息,请参阅以下知识 基本解决方案:

    为什么我会看到 pll_sharing管道的 Qsys 警告, 当 PLL 共享模式选项在 UniPHY 中设置为 \'无共享\'时 Megacore 设置?

    此问题将在将来的版本中得到纠正。

    相关产品

    本文适用于 2 产品

    Arria® V FPGA 和 SoC FPGA
    Cyclone® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。