说明
在某些情况下，您可能需要重置 PCI Express® IP 内核Altera®硬 IP 的配置空间和数据路径部分，而无需重置 PLL 或 SERDES 组件。 pin_perst和 nor 信号重置硬 IP、PLL 和 SERDES 组件。
解决方法
请参阅Arria 10 硬核 IP 用户指南中Cyclone® V、Stratix® V 或 Arria® V 硬核 IP 用户指南或重置控制器 Arria 10 设备中的重置控制器结构图图。
例如 ：http://www.altera.com/literature/ug/ug_s5_pcie_avst.pdf#page=143
重置控制器驱动srst （状态机重置）和 crst （配置空间复位） 内信号 altpcie__hip_256_pipen1b.v 模块。 您必须或 用户定义的重置信号带有这些信号。 每次重新生成 IP 内核时，您必须重复此手动更改。
用户定义的重置必须对级别敏感并同步到 pld_clk.
srst 和 crst 必须一起主张和分离。 您必须 或 这两个信号均为用户定义的重置。