文章 ID: 000082379 内容类型: 故障排除 上次审核日期: 2018 年 02 月 16 日

为什么我的英特尔® Stratix® 10 PCIe* IP 无法执行定向 Gen3 或 Gen2 速度更改或 L1 状态的更改?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 英特尔® Stratix® 10 PCIe* 硬 IP 出现问题,如果电闲有序集 (EIOS) 从未收到或损坏,它将无法执行定向速度更改。也可能无法更改为 L1 状态。以下速度或状态变化会受到影响:

    1. Gen3 到 Gen2
    2. Gen2 到 Gen3
    3. Gen3 L0 到 L1 状态
    4. Gen2 L0 至 L1 状态

    注:英特尔® Stratix® 10 PCIe* 硬 IP 不支持 L1 状态下的节能。

    此问题并不影响初始链接。

    这一问题影响英特尔® Stratix® 10 GX L-Tile ES3 或 L-Tile 生产设备,所有英特尔® Stratix® 10 SX L-Tile 设备 (ES1 and Production),并英特尔® Stratix® 10 GX H-Tile ES2 设备。

    英特尔® Stratix®10 GX H-Tile 生产设备不受影响。

    解决方法

    为了执行速度更改,首先将火车按 Gen1 速度执行,然后再对所需速度或状态进行重新训练。

    • 例如,从 Gen3 到 Gen2,首先执行从 Gen3 到 Gen1 的速度更改,然后执行从 Gen1 到 Gen2 的速度更改。
    • 从 Gen3 L0 到 Gen3 L1 状态,首先执行从 Gen3 L0 到 Gen1 L0 的速度更改,然后执行从 Gen1 L0 到 Gen1 L1 状态的状态更改。

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 18.0 开始修复。
     

     

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。