文章 ID: 000082376 内容类型: 故障排除 上次审核日期: 2018 年 01 月 03 日

为什么在编译针对 10 L-tile 生产设备英特尔® Stratix®的 JESD204B IP 时，会看到边缘保留时间故障？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • JESD204B 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于在 英特尔® Quartus® Prime 专业版软件中跨不同种子编译的 JESD204B IP 的放置和匹配不同，您可能会看到数据速率高达 13.5 Gbps 和 15 Gbps 或以上的接口边缘保留时间故障。在选择英特尔® Stratix®个核心速度等级为 -2 或 -1 的 10 L-tile 生产设备时，您可能会看到这个问题。

     

    解决方法

    使用 Design Space Explorer 比较不同种子的编译结果，并选择通过时序的种子。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。