文章 ID: 000082355 内容类型: 故障排除 上次审核日期: 2014 年 05 月 29 日

为什么通过协议配置 (CvP) 无法在 Cyclone® V 或 Arria® V 的 PCIe Gen1 x1 上启动内核映像更新?

环境

  • 英特尔® Quartus® II 订阅版
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 13.1 更新 4 及更早版本存在问题,CvP 可能无法启动内核映像更新,在 PCI® Express Gen 1 x1 的 Cyclone® V 或 Arria® V 下出现超时错误。

    该问题会影响 CvP 更新模式和 CvP 初始化模式下的核心映像更新。它不会影响 CvP 初始化模式下外设映像配置之后的第一个核心映像配置。PCIe Gen 1 x4 或 x8 中不会发生此问题。

    解决方法

    要避免此问题,请完成以下步骤:

    1. 搜索 名为 alt_xcvr_reconfig 的 重配置控制器实例 ,并在设计中注释掉整个reconfig_controller。
    2. 在被注释掉的实例之后添加下面 Verilog HDL 中显示的 5 行,alt_xcvr_reconfig:

      wire [69:0] reconfig_to_xcvr_bus = {25\'h0, 1\'b1, 44\'h0};
      分配pcie_reconfig_driver_0_reconfig_mgmt_waitrequest = 1\'b0;
      分配 pcie_reconfig_driver_0_reconfig_mgmt_readdata = 32\'h0;
      分配alt_xcvr_reconfig_0_reconfig_busy_reconfig_busy = 1\'b0;
      分配alt_xcvr_reconfig_0_reconfig_to_xcvr_reconfig_to_xcv R = { 2 {reconfig_to_xcvr_bus}};

    该问题计划在 Quartus® II 软件的未来版本中修复。

    相关产品

    本文适用于 4 产品

    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。