关键问题
说明
英特尔® Arria® 10 和 英特尔 Cyclone® 10 GX PCIe* 硬 IP（没有旁路缓冲区来存储内存读取 TRP），存在一个设计限制。 如果没有学分发送任何内存读取 TRP，这些 TRP 将保持在队列中，从而导致内存写入完成 TRP 被线路前阻止。 英特尔® Arria® 10 和英特尔 Cyclone® 10 GX PCIe* 硬核 IP 不允许任何内存写入完成 TLP 通过内存读取 TLP，因为硬 IP 没有旁路缓冲区来将内存读取 TLP 放在一边，让内存写入完成 TLP 可在这些内存读取 TLP 之前完成。
解决方法
对于此问题，没有解决方法。 用户应用程序和软件应该能意识到这一限制，并注意此场景。
此问题将无法在任何未来的 IP 软件版本中解决。