警告 （16817）：altera_xcvr_*_reconfig_parameters.sv 的 Verilog HDL 警告：覆盖以前对 altera_xcvr_*_reconfig_parameters 封装的定义

如果您的设计包含具有不同配置的多个 JESD204B IP，在分析和合成阶段，您可能会英特尔® Quartus® Prime Pro 软件版本 15.1 或更高版本中看到以下警告。

定向英特尔 Stratix® 10 台设备时：

警告 （16817）：altera_xcvr_rcfg_10_reconfig_parameters.sv 的 Verilog HDL 警告：覆盖先前对模块的定义 altera_xcvr_rcfg_10_reconfig_parameters

定向英特尔 Arria® 10 或 英特尔 Cyclone® 10 GX 设备时：

警告 （16817）：altera_xcvr_native_a10_reconfig_parameters.sv 的 Verilog HDL 警告：覆盖过去对 altera_xcvr_native_a10_reconfig_parameters 封装的定义

如果您的设计不依赖 *_reconfig_parameters.sv 封装文件来执行收发器重新配置，则可以忽略该警告。

如果您的设计必须包含重新配置包，请通过将软件包重命名来确保每个封装的独特性。

例如，一款设计包含两个数据速率不同的单工 RX 接口，通过更改封装模块来指派唯一的名称：

封装altera_xcvr_native_a10_reconfig_parameters;

自：

封装altera_xcvr_native_a10_reconfig_parameters_inst1;

在 RX 的第一个实例中，并更改为另一个唯一的名称：

封装altera_xcvr_native_a10_reconfig_parameters_inst2;

在 RX 的第二个实例中。

然后，根据您的设计要求将这些软件包导入到您的设计中。