说明
尝试在 Quartus® II 软件和 MAX PLUS® II 软件中的双端口 RAM 中同时读取和写入同一个地址时，有很多不同的可能性。
当 RAM 的输出端口未恢复时，将出现以下情况之一：
案例 1：读取时钟的频率超过写入时钟频率的 2 倍。此时写入时钟未写入数据;因此， 读取时钟访问旧的数据值。
案例 2：双端口 RAM 在读写方面使用相同的时钟。新写入的数据出现在输出 （tEABDD）之后的时钟边缘。时钟频率较慢时，时钟的兴起边缘接着是新写入的数据后，这些旧数据值可能会很快出现，这会在边缘后面的t EABDD 上出现。
注册 RAM 的输出端口时，以下条件保留：
案例 1：读取时钟非常快（频率> 1/tEABDD）。q 输出读取了旧的数据值。
案例 2：双端口 RAM 在读写方面使用相同的时钟。q 输出读取新写的数据值。
案例 3：读写时钟不相关，读取时钟的频率低于EABDD的 1/t。q 输出读取新写的数据值。
 | tEABDD 是 FLEX 将 EAB 数据放入数据输出的有效延迟®1 万台设备和 tESBDD 是 ESB 数据输出有效延迟的APEXTM2 万台设备;这些参数在相应的设备产品家族数据表中指定。 |