文章 ID: 000082190 内容类型: 故障排除 上次审核日期: 2012 年 08 月 21 日

为什么英特尔为Arria® II GX 参考设计提供的 PCI Express 到 DDR2 无法成功编译?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

编译 PCIe 到 DDR2 以进行Arria时,fitter 阶段可能会出现以下错误® II GX 参考设计:

错误 (176623):驱动以下端口的源必须相同

错误 (176624):来源top_example_chaining_pipen1b_ddr:core|ddr2_sodimm_x64:ddr2_sodimm_x64_inst|ddr2_sodimm_x64_controller_phy:ddr2_sodimm_x64_controller_phy_inst|ddr2_sodimm_x64_phy:ddr2_sodimm_x64_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy:ddr2_sodimm_x64_phy_alt_mem_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_sodimm_x64_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable驱动器在凌动top_example_chaining_pipen1b_ddr:core|ddr2_sodimm_x64:ddr2_sodimm_x64_inst|ddr2_sodimm_x64_controller_phy:ddr2_sodimm_x64_controller_phy_inst|ddr2_sodimm_x64_phy:ddr2_sodimm_x64_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy:ddr2_sodimm_x64_phy_alt_mem_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy_clk_reset:clk|DDR_CLK_OUT[0].mem_clk_ddio

错误 (176624):来源 GND 驱动端口 SRESET 上的凌动top_example_chaining_pipen1b_ddr:core|ddr2_sodimm_x64:ddr2_sodimm_x64_inst|ddr2_sodimm_x64_controller_phy:ddr2_sodimm_x64_controller_phy_inst|ddr2_sodimm_x64_phy:ddr2_sodimm_x64_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy:ddr2_sodimm_x64_phy_alt_mem_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy_clk_reset:clk|ddio_mimic

英特尔存在此问题® Quartus® 软件和 IP 版本 10.1 及更高版本。

解决方法

要解决该错误,您需要修改文件ddr2_sodium_x64_phy_alt_mem_phy.v

在模块arriaii_ddio_in实例化中查找“固态盘”信号:

改变:

arriaii_ddio_in ddio_mimic(
    .datain     (fb_clk),
    .clk        (measure_clk_2x),
    .clkn       ()
    synopsys translate_off
    .devclrn()
    .devpor()
   synopsys translate_on
    .ena        (1\'b1),
    .areset     (1\'b0),
    .sreset     (1\'b0),
    .regoutlo   ()
    .regouthi   (mimic_data_2x),
    .dfflo      ()
);

arriaii_ddio_in ddio_mimic(
    .datain     (fb_clk),
    .clk        (measure_clk_2x),
    .clkn       ()
    synopsys translate_off
    .devclrn()
    .devpor()
   synopsys translate_on
    .ena        (1\'b1),
    .areset     (1\'b0),
    .sreset     (seq_clk_disable || ctrl_clk_disable[1]),
    .regoutlo   ()
    .regouthi   (mimic_data_2x),
    .dfflo      ()
);

相关产品

本文适用于 1 产品

Arria® II GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。