说明
由于 Quartus® II 软件 14.1 版出现问题，缺少对 英特尔® Arria® 10 硬核 IP PCI Express 的一些限制。
信号 pld_clk_inuse_hip_sync 路径可以设置为错误路径。
解决方法
要解决此问题，在作出任何 derive_pll_clocks 指令后，将以下限制添加到您的顶层限制 （.sdc） 文件中：
# HIP 测试针 SDC 限制
set_false_path -从 [get_pins -compatibility_mode *hip_ctrl*]
set_false_path -来自 [get_pins -compatibility_mode*altpcie_a10_hip_pipen1b：altpcie_a10_hip_pipen1b|altpcie_rs_a10_hip：g_soft_reset.altpcie_rs_a10_hip|hiprst*]
set_false_path到 [get_registers *altpcie_a10_hip_pipen1b|pld_clk_inuse_hip_sync]
set_false_path -来自 [get_pins -compatibility_mode*|*reset_status_sync_pldclk_r*]
set_false_path -来自 [get_registers *altpcie_256_sriov_dma_avmm_hwtcl：app|altpcierd_hip_rs：rs_hip|app_rstn]