文章 ID: 000082145 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么在模拟 Quartus II 版本 7.2SP3 中创建的 DDR3 高性能控制器时,ctl_cal_success信号会高之前,DQ 和 DQS 信号上没有活动?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

对于 Quartus® II 软件和 IP 版本 7.2SP3,在模拟模式下没有进行校准,因此在ctl_cal_success信号提升之前,您看不到 DQ abd DQS 信号的任何活动。

模拟中的校准支持将在 Quartus II 软件和 IP 的未来版本中添加。

相关产品

本文适用于 1 产品

Stratix® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。