文章 ID: 000082131 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

当我的项目中启用了 CvP 模式时,为什么我的Stratix V、Arria V 或 Cyclone V 设备在通过 JTAG 配置时无法进入用户模式?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 A Stratix® V、Arria V 或 Cyclone V 设备在通过 JTAG 配置时可能无法输入用户模式,如果该 .sof 来自 Quartus® 启用通过协议配置 (CvP) 模式的 II 项目。这是因为当启用 CvP 模式,并在通过 JTAG 配置FPGA时,需要在配置完成后,写入 PCIe IP(通过 PCIe 链路)中的 CvP 模式控制寄存器,以允许设备进入用户模式。
解决方法 要通过 JTAG 配置设备,在禁用 CvP 模式时重新编译项目,以生成新的 .sof。

相关产品

本文适用于 12 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。