文章 ID: 000082130 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 29 日

错误:lcd_controller.v(41) 上的 Verilog HDL 端口声明错误:输入端口"总线"无法以 "reg" 类型声明

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

当您将 MAX® II 开发套件 USB 参考设计(早于 6.0.1 版本)与 Quartus® II 软件版本 5.0 及更高版本编译时,会发生此错误。

这个错误是由于 Quartus® II sofware 版本 5.0 中引入了一项限制,使软件更符合 Verilog HDL 标准。输入端口不能是类型的 reg,但这并未在 Quartus II 软件版本 4.2 和更早版本中执行。

为了避免这些错误,请删除一行"reg [10:0] 总线;"以及其他将输入类型声明为 reg 的类似行。

此问题从MAX II 开发套件版本 6.0.1 开始修复。Use mySupport请求最新版本。您也可以从以下链接下载MAX II 开发套件的版本 6.0.1:ftp.altera.com/outgoing/devkit/MII_1270N_Kit-v6.0.1.exe。

相关产品

本文适用于 1 产品

MAX® II CPLD

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。