文章 ID: 000082076 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何在 Stratix II 设备中,将芯片终端并行分配到传统 QDRII SRAM 控制器的 CQ 和 CQn 双向引脚?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Stratix® II 设备传统 QDRII SRAM 控制器中,CQ 引脚被编码为双向引脚。Stratix II 设备中的双向引脚不支持片上并行终端 (OCT)。

要将并行 OCT 分配到 CQ 和 CQn 引脚,需要更改数据路径中的 CQ 和 CQn stratixii_io WYSIWYG,以便将operation_mode设置为"输入"而不是传送,并删除任何寄存器相关、输出相关和 OOE 相关的参数(如ddio_mode、output_register_mode、oe_register_mode等)。您应该能够在 HDL 文件_auk_qdrii_sram_cq_cqn_group.v/.vhd 命名为"cq_inst"和"cqn_inst"中找到它们。

一旦您做出引脚输入而不是双向输入,您将能够为它分配并行 OCT。

您必须每次重新生成内核时对代码进行上述更改。

相关产品

本文适用于 2 产品

Stratix® II GX FPGA
Stratix® II FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。