文章 ID: 000082051 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么使用Avalon-MM PCIe 硬 IP 时 CvP 无法正常工作?

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 由于 Quartus® II 软件版本 v12.0SP2 及更早版本中的一个已知问题,如果使用Avalon® MM 模式,通过协议配置 (CvP) 将无法正常工作。
解决方法

要解决软件版本 v12.0SP2 中的此问题,请修改自动生成的 Qsys 顶级 RTL 文件,以确保设置以下参数:

.bypass_clk_switch_hwtcl("错误"),
.cseb_cpl_status_during_cvp_hwtcl(" completer_abort"),
.core_clk_sel_hwtcl("core_clk_250"),
.rx_ei_l0s_hwtcl (0)
.enable_l0s_aspm_hwtcl("错误"),

此问题在 Quartus II 软件的版本 12.1sp1 中解决。

相关产品

本文适用于 3 产品

Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。