文章 ID: 000081974 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 29 日

错误：（vsim-3058）Verilog 端口的宽度 （1） "扫描英寸"与其 VHDL 连接的阵列长度 （8） 不匹配

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果您在 Quartus® II v13.0 中生成Altera®乘加器，您可能会看到此错误。

    解决方法

    这个问题已在 Quartus® II 软件 14.0 版和更高版本中解决。

    相关产品

    本文适用于 1 产品

    Stratix® V GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。