文章 ID: 000081966 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

当我的 Quartus® II 项目中启用这些引脚时，Stratix V、Arria V 和 Cyclone V 设备的部分重新配置输出引脚是否默认配置为"Open Drain"？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 在 Quartus® II 软件版本 12.1 及更早版本中，如果为 Stratix® V、Arria® V 或 Cyclone® V 设备启用了部分重配置 （PR） 引脚，则将不会将输出配置为 Open Drain，而且这些输出将由其驻驻银行的 VCCIO 供应提供支持。
解决方法 开放式消耗功能将在 Quartus II 软件的未来版本中作为这些引脚提供。

相关文章

相关产品

本文适用于 15 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。