文章 ID: 000081916 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Arria V 收发器原生 PHY IP 核 PLL 超级功能中的"PLL 基本数据速率"错误

环境

  • 英特尔® Quartus® II 订阅版
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    在 12.1 Quartus® II 软件版本中发布的 Arria® V 收发器 原生 PHY IP 内核,超功能生成的设计文件显示 默认锁相环 (PLL) 基本数据速率为 1250 Mbps,无论 GUI 中的"PLL 基本数据速率"用户配置。

    解决方法

    这个问题在 13.0 Quartus II 软件版本中得到解决。

    要在 12.1 Quartus II 软件版本中解决此问题, 从 默认的 "125.0 MHz" 到任何其他值至少一次, 然后再生成 IP 内核超级功能。

    相关产品

    本文适用于 1 产品

    Arria® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。