文章 ID: 000081888 内容类型: 错误讯息 上次审核日期: 2013 年 12 月 11 日

错误 (175001):无法放置从 PLD 内核将信号路由到 I/O 引脚所需的路径

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用 Arria® V 或 Cyclone® V SoC 时,您可能会在 Quartus® II 软件版本 13.0 和 13.1 中看到此错误。当您使用硬核处理器系统 (HPS) I/O 引脚并在FPGA设计中实例化 ALTLVDS 英特尔® FPGA IP时,系统便会发生此错误。

    这不是一个有效的错误;HPS I/O 引脚与FPGA I/O 引脚之间不存在资源依赖关系。

    解决方法

    下载 以下 补丁 以修复 Quartus® II 软件版本 13.1 的此错误:

     

    相关产品

    本文适用于 4 产品

    Arria® V ST SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。