说明
在基于 ARM 的系统中，可实现两个级别的中断：用于快速、低延迟中断处理的快速中断请求 （FIQ） 和用于一般中断的中断请求 （IRQ）。
ARM 处理器通过加载来自异常定义的特定地址的指令来处理异常（分支指令）。IRQ 例外的第一条指令可从地址 4 中提取。该地址 4 中的所有说明 例外处理器表必须是分支说明，但最后一张除外。表格中的最后一个例外是 FIQ。由于这一操作器没有遵循任何规定，因此第一个指令可以是一个有用的指令（即，而不是分行指令）。
FIQ 中断的中断延迟也有所降低，因为额外的寄存器可以通过防止需要上下文保存来利用额外的寄存器来提高效率。