文章 ID: 000081754 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

50G Interlaken IP 内核测试台不会按要求提高 SOP 信号

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    在 50G Interlaken IP 内核示例设计中，测试台 生成数据包，以在 50G 上发送交叉存取突发 Interlaken IP 核 TX 用户数据传输接口。目前， 测试台发送数据包而不表明 itx_sop 信号 从新通道启动突发时。（测试台确实如此 在第一个开始 itx_sop 时表明信号 IP 内核输入中的数据突发，但在随后的启动-突发中未出现 周期， 也应该是数据包周期的开始）。第一个时钟 来自新通道的突发启动数据周期必须是数据包的开始 cycle， 但是对 50G Interlaken IP 内核的输入忽略这一点 事实。

    解决方法

    此问题对设计没有影响。但是，您不应进行设计 您的系统随 itx_sop 您观察的行为 在测试台中。

    此问题在 50G Interlaken 的版本 13.0 SP1 中解决 MegaCore 功能测试台。

    相关产品

    本文适用于 1 产品

    英特尔® 可编程设备

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。