文章 ID: 000081745 内容类型: 产品信息和文件 上次审核日期: 2015 年 01 月 01 日

如何动态更改用于 PCIe 配置寄存器的 Stratix® V 硬 IP 的内容?

环境

    适用于 PCI Express* 英特尔® FPGA IP 的 Arria® V 硬核 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

面向 PCI Express® 配置寄存器的 Stratix® V 硬 IP 的内容可以通过硬 IP Avalon®内存映射 (Avalon-MM) 重配置接口进行动态修改。

解决方法

请按照以下步骤使用 Avalon-MM 重配置接口访问硬 IP PCIe 配置寄存器。


1. 实例化 lpm_constant 或 ROM,以将地址源到硬 IP AVMM 接口。随附的示例设计使用 ROM 提供地址和数据。
2. 解码 LTSSM 状态以在链路进入 L0 之前修改 PCIe 配置寄存器。
3. 实现状态机,以通过硬 IP Avalon-MM 接口读取/写入所需的 PCIe 配置寄存器。

下载 StratixVHipReconfig.zip 获取实施示例。动态修改 PCIe 设备 ID 和供应商 ID 的状态机位于 <example_design_path>/pcie_lib/altpcie_hip_256_pipen1b.v 内的hip_eq_dprio模块中。

相关产品

本文适用于 5 产品

Stratix® V FPGA
Arria® V GZ FPGA
Stratix® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。