说明
这描述了 在 DPA 和 Soft-CDR 模式下使用 LVDS 时的通道放置指南。 下表 1 基于 Stratix® III、Stratix IV、Arria® II HardCopy® III 和 HardCopy IV 设备的数据速率，描述了与 PLL 之间的最大 LVDS 通道距离：
表 1。基于数据速率支持与 PLL 的最大 LVDS 通道距离
| 数据速率范围 （Gbps） | PLL 最大数全双工 LVDS 通道 |
| >=1.250 | 18 |
| 1.000 至 | 20 |
| 0.500 至 | 22 |
| < 0.5 | 30 |
使用中心 PLL 驱动启用 DPA 的 LVDS 通道时，表 1 中的通道数代表单一方向的通道距离。 中心 PLL 可以驱动每个方向，因此，可由中心 PLL 驱动的 DPA 启用的 LVDS 通道总数是表 1 中所示数字的 2 倍。 例如，如果数据速率大于或等于 1.25 Gbps，一个中心 PLL 可以为总共 36 个通道驱动 18 个以上通道和 18 个以下通道。
解决方法
点击 此 处 了解更多详细信息。