关键问题
说明
如果您在设计中实例化了多个 RapidIO IP 内核，
您必须修改 Synopsys 设计限制文件（.sdc）
重复 create_generated_clock 该声明，
每个 IP 内核实例。如果您不这样做，则其源代码和目的地
时钟各有多个匹配; rxclk 和 clk_dev_by_2 过滤器
匹配所有 IP 内核实例中的相关时钟。
但是，RapidIO MegaCore 功能用户指南并未包括 包括此信息。
解决方法
此问题没有变通办法。要围绕基础工作 问题， 手动修改您的 .sdc 文件。
此问题在 RapidIO 的版本 14.0 中 修复 MegaCore 功能用户指南。