文章 ID: 000081574 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

当我需要 PCI Express 协议收发器 REFCLK 引脚上的 HCSL 标准时，我应该如何设置终止设置？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果您在 Stratix® IV 和 Arria® II GX 设备的收发器 REFCLK 引脚上设定 HCSL IO 标准，Quartus® II 软件版本 9.1 错误地支持内部终止。只有在收发器配置为 PCI Express （PIPE） 功能模式下，您才能选择此 IO 标准选项。

    解决方法

    要解决此问题，请按照以下步骤操作，并在时钟引脚上使用 DC 耦合与外部终端。

    1. 将以下分配添加到您的项目 .qsf 文件
      set_instance_assignment -name INPUT_TERMINATION OFF -to
    2. 重新编译设计

    这个问题从 Quartus® II 软件版本 9.1 SP1 开始修复。

    相关产品

    本文适用于 4 产品

    Arria® II FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Stratix® IV FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。