文章 ID: 000081553 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 29 日

如何使用外部 PLL 模式计算时钟 ALTLVDS 软 SERDES 的频率、相移和占空周期?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Altera®设备有两种用于 SERDES 模块的实施 - 硬 SERDES 和软 SERDES(由逻辑单元构建)。 本文档将讨论如何计算与软 SERDES 的外部 PLL 接口所需的每个时钟的频率、相移和占空周期。通过选择外部 PLL 模式,您必须设置 PLL 参数,但您可以访问 PLL 的其他功能,如时钟切换、PLL 重新配置以及其他在使用内部 PLL 时不可用的输出时钟。

下载此 操作文档,了解如何计算采用软 SERDES 的外部 PLL 模式的每个时钟的频率、相移和占空周期。

相关产品

本文适用于 31 产品

Arria® II GZ FPGA
HardCopy™ III ASIC 设备
Stratix® II GX FPGA
Arria® V ST SoC FPGA
Stratix® II FPGA
Arria® II GX FPGA
Arria® V SX SoC FPGA
Cyclone® III FPGA
Cyclone® IV E FPGA
Stratix® IV GT FPGA
HardCopy™ IV GX ASIC 设备
HardCopy™ IV E ASIC 设备
Stratix® IV GX FPGA
Cyclone® V E FPGA
Arria® GX FPGA
Stratix® III FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Cyclone® V SE SoC FPGA
Arria® V GX FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® III LS FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。