文章 ID: 000081550 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

Stratix V 设备中包含 10GBASE-R PHY 设计的 10GbE MAC 的 TimeQuest 时序分析器故障

环境

  • 英特尔® Quartus® II 订阅版
  • 以太网
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    在编译带有 10GBASE-R PHY 的 10GbE MAC 设计示例时 在 Stratix V 设备中,Quartus II TimeQuest 时序分析器报告 时钟设置时序分析报告中的故障。也可能 报告 Clock Hold 时序分析报告中的故障。

    此问题影响具有 10GBASE-R PHY 设计的 10GbE MAC 示例在 Stratix V 设备中。

    解决方法

    为了避免此问题,在编译之前执行以下步骤 设计示例:

    1. 打开 SDC 限制文件 top.sdc in altera_eth_10g_mac_base_r 目录。
    2. 将以下行添加到文件:
    set_clock_groups -exclusive -group {clk_50Mhz} -group {*|ch[0].sv_xcvr_10gbaser_native_inst|tx_pll|altera_pll_156M~PLL_OUTPUT_COUNTER|divclk}

    此问题将在 10-Gbps 的将来版本中修复 以太网 MAC MegaCore 功能。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。