文章 ID: 000081527 内容类型: 故障排除 上次审核日期: 2013 年 06 月 18 日

当不使用读地址寄存器或输出寄存器时，为什么我无法在参数编辑器中为“单输入时钟 RAM 的混合端口读写”选择一个值？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

MLAB 内存类型仅在使用读地址寄存器和输出寄存器时支持特定的“混合端口读写（单输入时钟 RAM）”值。

如果禁用这些寄存器阶段中的任何一个，则 MLAB 内存默认情况下不关心混合端口读写操作。

解决方法

没有

相关产品

本文适用于 10 产品

Stratix® IV E FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA
Arria® II GX FPGA
Stratix® V GT FPGA
Arria® II GZ FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。