文章 ID: 000081497 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

手册定义的设备四边形与适用于 Stratix V 设备的 Quartus II 软件 Chip Planner 区域时钟区域之间的映射是什么?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

手册定义的设备四边形与适用于 Stratix® V 设备的 Quartus® II 软件 Chip Planner 区域时钟区域之间的地图如下:

设备 Quadrant 1 = 区域时钟区域 0
设备 Quadrant 2 = 区域时钟区域 1
设备 Quadrant 3 = 区域时钟区域 3
设备 Quadrant 4 = 区域时钟区域 2

解决方法 这些信息将被添加到Stratix V 手册的未来版本中。

相关产品

本文适用于 4 产品

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。