为什么在为 Cyclone® V 设备编译 Quartus® II 软件中的 PCI Express 设计时，会收到与以下类似的错误消息？

下面的错误消息是由于 PCI Express 英特尔® FPGA IP 内核中 nPERST 引脚位置不正确。 例如，如果您在 Cyclone® V 设备中使用引脚 nPERSTL0 与左下方 HIP，您会收到此错误消息。

错误 （175001）：无法放置硬核 IP
信息 （175028）：硬 IP 名称：|altpcie_cv_hip_ast_hwtcl：dut|altpcie_av_hip_ast_hwtcl：altpcie_av_hip_ast_hwtcl |
altpcie_av_hip_128bit_atom：altpcie_av_hip_128bit_atom|arriav_hd_altpe2_hip_top
错误 （10104）：找不到 PCI Express 硬核 IP 的 I/O 填充和 PINPERST 端口之间的路径。
Error （10151）：“HIP_X1_Y15_N0”不是连接 PCI Express 硬核 IP PINPERSTN 的“I/O 填充”的合法位置。
信息 （10371）：I/O 焊盘的 2 个潜在位置：PIN_W24，PIN_Y23。
信息（175029）：1 个位置受到影响
信息 （175029）：HIP_X1_Y15_N0

Cyclone® V 设备中 nPERSTL0 和 nPERSTL1 的正确映射是：

底部 PCIe 硬 IP --> nPERSTL1
顶级 PCIe 硬核 IP --> nPERSTL0
此映射与Stratix® V 和 Arria® V 设备相对，其底部 PCIe 硬 IP 与 nPERSTL0 相关联，而顶部 PCIe 硬 IP 与 nPERSTL1 相关联。