文章 ID: 000081479 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么在为 Cyclone V 设备编译 Quartus II 软件中的 PCI Express 设计时,会收到与以下类似的错误消息?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    此错误消息是由于在 PCIe® IP 内核中放置不正确的 nPERST 引脚导致的。 例如,如果您在 Cyclone® V 设备中使用引脚 nPERSTL0 与左下方 HIP,则会收到此错误消息。 请参阅下面的完整错误消息。

    错误 (175001):无法放置硬核 IP
    信息 (175028):硬 IP 名称:|altpcie_cv_hip_ast_hwtcl:dut|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|
    altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arriav_hd_altpe2_hip_top
    错误 (10104):找不到 PCI Express 硬核 IP 的 I/O 填充和 PINPERST 端口之间的路径。
    Error (10151):"HIP_X1_Y15_N0"不是连接 PCI Express 硬核 IP PINPERSTN 的"I/O 填充"的合法位置。
    信息 (10371):I/O 衬垫有 2 个潜在位置:PIN_W24,PIN_Y23。
    信息(175029):1 个位置受到影响
    信息 (175029):HIP_X1_Y15_N0

    分辨率

    Cyclone® V 设备中 nPERSTL0 和 nPERSTL1 的正确映射是:

    底部 PCIe 硬 IP --> nPERSTL1
    顶级 PCIe 硬核 IP --> nPERSTL0
    此映射与Stratix® V 和 Arria® V 设备相对,其中底部 PCIe 硬 IP 与 nPERSTL0 相关联,顶部 PCIe 硬 IP 与 nPERSTL1 相关联。

    相关产品

    本文适用于 2 产品

    Cyclone® V GT FPGA
    Cyclone® V GX FPGA

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。