说明
如果将与 HPS SPI 控制器 sclk_out 引脚相关联的sclk_out针分配给 HPS 上sclk_out端口可访问区域时钟 （RCLK） 网络之一无法访问的引脚，那么在编译基于 Cyclone® V SoC 的设计时，您可能会收到一个合适的错误。
错误 （14566）：由于与现有限制的冲突，无法放置 1 个外围组件（1 个自动提升时钟驱动程序）
解决方法
HPS SPI 控制器 sclk_out 端口可以访问时钟网络 RCLK[76：81] 和 RCLK[0：9]。
如果 sclk_out 端口需要访问这些区域以外的资源，则必须使用 LCELL 基元来允许使用其他互连。