文章 ID: 000081475 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

在 Interlaken PHY IP 内核中，Quartus II 软件报告某些 PHY 时钟信号的最低脉冲宽度违规

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Interlaken PHY IP 内核中，Quartus II 软件报告 Interlaken PHY 设计的最小脉冲宽度违规 以下时钟信号：

     

    altera_pcs|ilkn_pcs_10gbps_inst|sv_ilk_inst|bonded_lane_inst|inst_sv_xcvr_native[0].interlaken_inst|inst_sv_pma|rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_pma_deser|clk90b

    altera_pcs|ilkn_pcs_10gbps_inst|sv_ilk_inst|bonded_lane_inst|inst_sv_xcvr_native[0].interlaken_inst|inst_sv_pma|tx_pma.sv_tx_pma_inst|tx_pma_insts[0].sv_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]

    解决方法

    这些最低脉冲宽度违规是用于错误路径。请忽略这些路径. Stratix V 生产设备的 Quartus® II v12.0SP2 解决了此问题。

    相关产品

    本文适用于 1 产品

    英特尔® 可编程设备

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。