关键问题
说明
使用 SDI MegaCore 功能瞄准Stratix的设计 V 设备无法在 MegaWi 插件中生成模拟模型 经理。
解决方法
要为您的 Stratix V 设计生成模拟模型， 按照以下步骤操作：
- 在 Quartus® II 软件中，创建一个项目 并启动 MegaWi 插件管理器
- 创建新的自定义宏功能变体，并选择 所需的 SDI 配置
- 在 EDA 选项卡上，确保关闭 Generate 模拟模型
- 单击 确定
- 在命令终端中，将目录更改为项目 可生成 xcvr 和 sdi-Library 的文件夹 文件夹
- 运行 quartus_map 脚本，如下所示：
Verilog 示例 quartus_map .v --simgen
--simgen_parameter="CBX_HDL_LANGUAGE=Verilog" --family="Stratix
V" ：VHDL 示例 quartus_map .vhd --simgen
--simgen_parameter="CBX_HDL_LANGUAGE=Vhdl" --family="Stratix V" ：.vo或vho文件
在项目目录中生成。