文章 ID: 000081433 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

针对 Stratix V 的设计无法生成模拟模型

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

使用 SDI MegaCore 功能瞄准Stratix的设计 V 设备无法在 MegaWi 插件中生成模拟模型 经理。

解决方法

要为您的 Stratix V 设计生成模拟模型, 按照以下步骤操作:

  1. 在 Quartus® II 软件中,创建一个项目 并启动 MegaWi 插件管理器
  2. 创建新的自定义宏功能变体,并选择 所需的 SDI 配置
  3. EDA 选项卡上,确保关闭 Generate 模拟模型
  4. 单击 确定
  5. 在命令终端中,将目录更改为项目 可生成 xcvrsdi-Library 的文件夹 文件夹
  6. 运行 quartus_map 脚本,如下所示:

Verilog 示例 quartus_map .v --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Verilog" --family="Stratix V" :VHDL 示例 quartus_map .vhd --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Vhdl" --family="Stratix V" :.vovho文件 在项目目录中生成。

相关产品

本文适用于 1 产品

Stratix® V FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。