文章 ID: 000081395 内容类型: 故障排除 上次审核日期: 2015 年 10 月 14 日

为什么我的英特尔® Arria® 10,10G 多速率以太网 PHY - TX 数据路径上的 MAC 和 PHY 之间的线路侧 IP 故障计时?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    使用 英特尔® Arria® 10,10G 多速率以太网 PHY - 线路侧 IP 内核时,您可能会看到在 TX 数据路径中保持数据传输从alt_mge16_phy_xcvr_term模块到原生 PHY 收发器的时序违规。

     

    解决方法

    要解决此问题,在用户的顶层 Synopsis Design Constraint (.sdc) 文件中添加以下时序限制,来过分限制故障路径。

    如果 { 字符串等于“quartus_fit”$::TimeQuestInfo(名称为ofexcutable)]} {
    set_min_delay -从 [get_registers*alt_mge16_phy_xcvr_term:*|*] - 到 [get_registers *twentynm_xcvr_native:*|twentynm_pcs_*] 0.3ns
    }

    相关产品

    本文适用于 3 产品

    英特尔® Arria® 10 GT FPGA
    英特尔® Arria® 10 GX FPGA
    英特尔® Arria® 10 SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。