关键问题
说明
使用 英特尔® Arria® 10，10G 多速率以太网 PHY - 线路侧 IP 内核时，您可能会看到在 TX 数据路径中保持数据传输从alt_mge16_phy_xcvr_term模块到原生 PHY 收发器的时序违规。
解决方法
要解决此问题，在用户的顶层 Synopsis Design Constraint （.sdc） 文件中添加以下时序限制，来过分限制故障路径。
如果 { 字符串等于“quartus_fit”$：：TimeQuestInfo（名称为ofexcutable）]} {
set_min_delay -从 [get_registers*alt_mge16_phy_xcvr_term：*|*] - 到 [get_registers *twentynm_xcvr_native：*|twentynm_pcs_*] 0.3ns
}